找回密码
 立即注册
查看: 3244|回复: 1

modelsim仿真quartus IP核 和用户自定义的模块的区别

[复制链接]

12

主题

16

回帖

228

积分

中级会员

积分
228
发表于 2023-8-29 11:22:04 | 显示全部楼层 |阅读模式
在某天一时疏忽,当用modelsim 仿真quartus ip核基于简单双端口ram,竟然在例化时忘记给端口前加上点,打开仿真神奇没报错





我想是不是自定义的模块也是这样的结果,相反得到不一样的结果报错了




规则还是要遵守的,否则结果是惨不忍睹的,quartus内部对这种错误是包容,但是这种情况是基于内部,我们还是乖乖依规矩办事。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×

16

主题

99

回帖

679

积分

管理员

积分
679
发表于 2023-9-2 09:25:10 | 显示全部楼层
所以说, modelsim的编译做的不好,毕竟这是verilog-2005的基本语法。
如果用quartus II 编译一下,这种我跟提就会解决了。

不过也不能完全怪他,一方面确实是语法不熟悉,另一方面 system verilog好像支持写的
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

手机版|CrazyFPGA ( 粤ICP备2023025753号 )

GMT+8, 2024-2-21 06:25 , Processed in 0.464213 second(s), 19 queries .

Powered by Discuz! X3.5 Licensed

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表