FPGA硬件加速

琴是晴天的情

师兄们使用的是Xilinx官方的Vitis AI进行深度模型部署。但是导师期望我能够使用其他方式进行，经过一段时间的了解，决定使用ZYNQ系列进行实现，想把部分功能用放在PL端实现，不知道该方式的可行性。希望各位大佬给出一点建议。

一介散修

支持支持！

xxppno1

首先就得看你算法哪部分慢,这部分是否支持加速

CrazyBingo

你想用ZYNQ做AI 可能得提前放弃，因为资源和算例就不太支持你这么做。
你师兄用Versal是对的，有钱的主
ZYNQ 如果是Z7的花不可行
MPSOC可以看看，几年前我们用ZCU102也是做过实时tiny yolo的

琴是晴天的情

CrazyBingo 发表于 2025-3-16 23:24
你想用ZYNQ做AI 可能得提前放弃，因为资源和算例就不太支持你这么做。
你师兄用Versal是对的，有钱的主
ZYN ...

好的佬，手边有MPSOC的板子，我了解下，实在不行，我还是加入师兄

CrazyBingo

琴是晴天的情 发表于 2025-3-17 10:18
好的佬，手边有MPSOC的板子，我了解下，实在不行，我还是加入师兄

你有机会玩versal就狠狠抓住 不是谁都玩得起的

琴是晴天的情

xxppno1 发表于 2025-3-16 23:13
首先就得看你算法哪部分慢,这部分是否支持加速

你好，没搞太懂，会有不支持加速的部分么。按我的理解，如果是整个主干网络的特征提取部分，应该都能拿来加速的。

xxppno1

琴是晴天的情 发表于 2025-3-17 10:22
你好，没搞太懂，会有不支持加速的部分么。按我的理解，如果是整个主干网络的特征提取部分，应该都能拿来 ...

比如这个算法的输入需要运算结果的输出进行迭代,这时就无法进行流水线了.fpga就没有优势了,毕竟fpga只能跑200M多

琴是晴天的情

CrazyBingo 发表于 2025-3-17 10:22
你有机会玩versal就狠狠抓住 不是谁都玩得起的

主要是老师不太想用商用框架来用在项目上，前面也是在探索有没有其他方式，我也尝试用纯verilog语言的写过一个小模型，开的并行太多，资源消耗太大，只能进行仿真严重，完全没办法下板子，所以才想到用ZYNQ把大部分功能放在PS端来做，把一写操作丢到PL端来做，也是勉强实现他的要求。我也很想跟着师兄用versal

xxppno1

琴是晴天的情 发表于 2025-3-17 10:22
你好，没搞太懂，会有不支持加速的部分么。按我的理解，如果是整个主干网络的特征提取部分，应该都能拿来 ...

我自己感觉哈,fpga适合那种没有反馈的,批量运算.