5
21
82
少年
举报
19
116
版主
CrazyTiming 发表于 2025-3-28 09:32 vivado在处理输入信号悬空情况默认赋值为0,未连接的端口也不会报错啊
0
1
24
娃娃
aozima 发表于 2025-3-28 22:12 verilog有小问题但不报错才是真坑。 比如模块重名,或是语法版本有小差异,此时在外部编辑器中,语法检查也 ...
本版积分规则 发表回复 回帖后跳转到最后一页
手机版|小黑屋|CrazyFPGA ( 粤ICP备2023025753号 )
GMT+8, 2025-4-1 06:52 , Processed in 0.048320 second(s), 20 queries .
Powered by CrazyFPGA X3.5
© 2001-2025 Discuz! Team.